Az AMD az előző héten leplezte le a Zen processzormagot egy IDF idejére időzített bejelentéssel, ami tulajdonképpen már megszokottnak mondható, hiszen a cég minden évben megpróbálja elterelni a figyelmet az Intel saját rendezvényéről. Ebben az évben ez sikerült is, de tartogattak némi extra adatot a Hot Chips rendezvényre.
[+]
A korábbi hírünkben leírt részleteket nem közöljük újra, így megpróbálunk csak az újításokra szorítkozni. A fenti képek a korábbi adatokat kiegészítik némi extra információval, amit a termékmegjelenéshez közeledve egy nagyobb cikk keretében majd kifejtünk. Egyelőre az a lényeg, hogy a Zen minden területen többet kínál, mint az elődök, de ami fontosabb, hogy maguk a magok hogyan lesznek beépítve a rendszerbe. Eddig ugyanis nem volt világos, hogy miképp lesz megoldva az összeköttetés.
[+]
A Summit Ridge és tulajdonképpen az összes Zen magokra épülő lapka alapja az úgynevezett CCX (CPU CompleX) lesz. Egy ilyen tartalmaz négy darab Zen magot a linkelt hírben szereplő képességekkel, és ezekhez maximum 8 MB-nyi megosztott L3 gyorsítótár kapcsolódhat. Ez ráadásul úgynevezett victim cache, vagyis ha az L2 gyorsítótár megtelik, akkor kerülnek az L3 gyorsítótárba az adatok. Annak érdekében, hogy ez előnyös legyen a rendszerre nézve az L3 gyorsítótár elérésének késleltetése nem csak az adott maghoz tartozó 2 MB-os szeletre levetítve alacsony, hanem konkrétan az egész CCX-en belül az. Itt az AMD konkrét értékekről még nem beszélt, de annyit elmondtak, hogy nem sokkal nagyobb késleltetéssel lehet elérni az egyik magnak a másik maghoz kapcsolódó 2 MB-os szeletet.
[+]
A Zen emellett az első processzora az AMD-nek, ami SMT (simultaneous multi-threading) rendszert használ a komplex processzormag jobb kihasználása érdekében. Hasonló koncepciót több gyártó választott már az elmúlt évek során, többek között az Intel Hyper-Threading is ilyen. Az AMD megoldásáról egyelőre keveset tudni, de alapvetően időosztásos rendszerről van szó, hogy minden szál megfelelő erőforráshoz jusson. Ugyanakkor ezzel lehetnek bizonyos problémák, amennyiben egy szál a teljesítmény szempontjából domináns, vagy esetlegesen az adott feladathoz fontos az alacsony késleltetés biztosítása. Az AMD ezekre felkészült a Zen magban, így a jellegzetes problémákat a rendszer kezelni fogja. Többek között integer és az lebegőpontos részen belül lesz algoritmus prioritás, vagyis ha egy szál több erőforrást igényel, akkor a lehetőségekhez mérten megkapja. Emellett a magasabb prioritású folyamatokat futtató szálak kiemelten kezelhetők, így ez sem lesz gond. A mag egyes részei statikusan vannak particionálva, amit az AMD azzal magyaráz, hogy ezek nem kritikusak az SMT hatékony működése szempontjából, és eleve spórolni kell az energiával, de a Zen továbbfejlesztéseknél kiértékelik a nagyobb teljesítményt biztosító lehetőségeket.
[+]
A Zen az utasításkészletek szempontjából tulajdonképpen mindent támogatni fog, amit ma egy processzor támogathat. Ebbe beletartoznak az elterjedt, szabványosnak tekinthető utasításkészletek, illetve a viszonylag sűrűn használt utasítások is. Ami viszont jelentős újítás, hogy az AMD két új utasítást is bevezet a piac számára. Az egyik a CLZERO, amivel kitörölhető egy gyorsítótársor (cache line), és ez különösen hasznos lehet az adatközpontokban és a HPC szerverekben. A másik újítás a PTE (Page Table Entry) Coalescing, ami igazából nem is utasítás, hanem sokkal inkább egy funkció, és nem szükséges speciális szoftvertámogatás a működéséhez. Ez annyit tesz, hogy a 4 kB-os laptáblákat összeállítja 32 kB-osokká, és ezzel hatékonyabban használhatók fel a címfordítási eredményeket tároló TLB (Translation Lookaside Buffer) slotok. Ugyanakkor a PTE Coalescing működéséhez számos feltételnek kell teljesülni, de ha ez megvan, akkor a rendszer beveti a technikát.
[+]
A Zen mag dizájnjánál egyébként az AMD az egyensúlyra törekedett. Mostantól nincs több mag az egész termékskála lefedésére. A Zen fog skálázódni a ventilátor nélküli mobil masináktól a szuperszámítógépekig. Emiatt viszonylag sok különálló lapka épül majd a processzormagra.
