Az Intel nemrég tartotta meg az Architecture Day 2021 rendezvényét, amelyen a cég a következő hónapok során érkező fejlesztéseit mutattat be. Emiatt az előadás nem igazán a jövőről szólt, ahogy a korábbi esemény, de ez nem is baj, hasznosabb most már a részletekről beszélni.
A fő fókuszt az Intel 7-nek nevezett 10 nm-es node-on készülő Alder Lake kapta, amely a mögöttes koncepció tekintetében a Lakefield kódnevű lapkára hajaz, de nem csak egy szem nagy magot használ. Összesen 16 magra lehet számítani, amelyből nyolc a Golden Cove, nyolc pedig a Gracemont továbbfejlesztett dizájnra épül. Az Intel az utóbbi magokat E-Core-nak (Efficient-core), az előbbieket pedig P-Core-nak (Performance-core) nevezi.
[+]
Az E-Core a vállalat szerint az eddigi leghatékonyabb magdizájnjuk, specifikusan energiatakarékosságra tervezve. Az alapot adó Gracemonthoz viszonyítva újítás, hogy 32-ről 64 kB-ra nőtt az L1 utasítás gyorsítótár, javult az OOO logika, továbbá bevezetésre kerül a DL-Boost, és hatékonyabbak lesznek a biztonsági funkciók. Az Intel leírása szerint négy darab E-Core akár 80%-kal gyorsabb két darab, magonként két szálat futtató Skylake magnál, azonos tempó mellett pedig akár 80%-kal fogyaszthat kevesebbet.
[+]
A P-Core már egy klasszikus nagy teljesítményű mag. A Cypress Cove-hoz viszonyítva némileg hízott a front-end, illetve jobb lett az OOO logika. Az Intel mérései szerint a Golden Cove mag átlagosan 19%-kal gyorsabb az egységnyi órajelen üzemelő Cypress Cove magnál a SPEC CPU 2017, a SYSmark 25, a Crossmark, a PCMark 10, a WebXPRT3 és a Geekbench 5.4.1 programokból álló tesztcsomagon belül. Esetenként az új fejlesztés tempóelőnye 60% is lehet, míg a másik véglet nagyjából 5-6%-os lassulást jelent.
Az IGP tekintetében az Alder Lake annyira nem lesz izgalmas, mivel marad a Rocket Lake-ből már ismert Xe-LP dizájn, asztali szinten maximum 32, mobilon pedig akár 96 EU-val (Execution Unit), azaz feldolgozóegységgel. Az Intel egyébként három lapkaverziót készít. Az Alder Lake-S az LGA1700-as tokozású asztali összeállítás, amely 8-8 nagy és kisebb teljesítményre optimalizált magot tartalmaz. A mobil verzió közül a Type3 BGA opció 6 nagy és 8 kisebb maggal dolgozik, míg az ultramobil Type4 BGA tokozásra olyan lapka kerül, amiben a 8 kisebb magot már csak két nagyobb mag egészíti ki.
[+]
A memóriavezérlő DDR5, LPDDR5, DDR4 és LPDDR4X szabványokat támogat, van lehetőség tehát választani, de asztali szinten az LPDDR5 és LPDDR4X nem érhető el. A PCI Express vezérlőből 5.0-s verzió került a lapkába, és 16 sáv áll majd így rendelkezésre, a maradék négy, szabadon felhasználható sáv 4.0-s szabvány szerint érhető el – a többi sávot a vezérlőhíd szolgáltatja. A platform része még a Thunderbolt 4 és a Wi-Fi 6E, de ezek nem számítanak újdonságnak.
A processzormagok összekapcsolása szempontjából az összes P-core és E-core egy 1 TB/s-os adatátviteli teljesítményű compute fabricon van rajta, amely közvetlenül a magok és magcsoportok L3 gyorsítótárait köti össze. Ezek kapacitása a teljes kiépítés esetén maximum 30 MB, és mindegyik P-core-nak saját L3 szelete van, míg az E-core-ok négyes magcsoportban osztoznak egy L3 szeleten. Fontos tényező, hogy az L3 gyorsítótár nem inkluzív, vagyis nem tartalmazza az L2 gyorsítótárakban megtalálható információkat. Ez jelentős változás a Rocket Lake-hez viszonyítva, amely inkluzív L3 gyorsítótárat alkalmazott. Az Intel évekig kardoskodott amellett, hogy az inkluzív megoldás a jobb, de a helyzet az, hogy ez extrém nehezen működtethető úgy, hogy a magok képességei eltérőek, így kényszerűen váltottak a nem inkluzív megoldásra, és lényegében ebből a váltásból származik az a maximum 5-6%-os lassulás is, amit az Intel kimért némelyik alkalmazásban az előző generációhoz viszonyítva.
[+]
Az ütemezés is egy fontos tényező, és az Intel felületesen prezentálta a Thread Directort, amely hardveres és szoftveres megoldások összessége. Magát az ütemezést nyilván az operációs rendszer végzi, ebből a szempontból ajánlott is a Windows 11 használata, amelynek az ütemezője optimalizálva van az Alder Lake-hez. A hardver tekintetében a lapka tartalmaz hardveres szálmenedzsmentet, amely hasonlít a Lakefield által használt technológiára, és a célja az, hogy elemezze az adott szálak futását a magokon, és a begyűjtött adatok alapján visszajelzést ad az operációs rendszernek, hogy mely feladatokat hol kellene futtatni. Ez a működés transzparens, tehát külön optimalizációt nem igényel, de gyakorlati jellegű, azaz bizonyos feladatok egy darabig mindenképpen a számukra nem optimális magokon fognak futni. Emiatt sokkal jobb módszer szoftveres szinten optimalizálni arra, hogy mit futtassanak az eltérő teljesítményű magok, ugyanis ilyenkor a rendszer eleve tudni fogja, hogy melyik szálat milyen típusú magra kell kiosztani, vagyis nem a hardvernek kell valós időben megmondania az operációs rendszernek, hogy mi fut vagy futott rossz helyen. Erre az eshetőségre majd lesznek külön fejlesztőkörnyezetek, de a fő cél az volt, hogy a már kiadott alkalmazások is működhessenek az összes magon, és lehetőleg úgy, hogy a szálak az esetek többségében jó magtípusra kerüljenek.
Az Alder Lake-en túl az Intel az Arc termékcsaládról is beszélt. Ezt a márkanevet a héten jelentették be, továbbá azt is elárulták korábban, hogy az első ilyen termék Alchemist kódnéven jön, és a TSMC 6 nm-es node-ján fog készülni. Ennél jobb hír, hogy a vállalat megmutatta az Alchemist GPU blokkvázlatát.
[+]
Az Intel eddigi dedikált GPU-jához viszonyítva látható, hogy a subslice megújul, mivel a 16 darab 256 bites vektormotor mellé kap még 16 darab 1024 bites mátrixmotort, amely a mátrixszorzásra vonatkozó feladatokat gyorsíthatja. Minden subslice-hoz tartozik egy RTU (Ray Tracing Unit), amely a sugárkövetés egyes részfeladatinak gyorsításáért felel, illetve nem hiányzik a textúrázótömb, de utóbbi esetében ismeretlen, hogy mennyi textúrázócsatorna található benne. A subslice-ok négyesével csoportosulnak egy render slice-ba, így négy subslice osztozik a geometria feldolgozásáért, tesszellálásért és raszterizálásért felelős setup motoron, valamint a ROP blokkokon. A teljes kiépítésű lapka nyolc render slice-t tartalmaz, amelyek egy közös L2 gyorsítótáron osztoznak. Sajnos az egyes feldolgozók számát még nem árulta el az Intel, ugyanakkor érdeklődtünk több helyen is a további adatokról, és ha ezeket megkapjuk, akkor bővebben is elemezni tudjuk a dizájnt.
[+]
Addig is érdemes a XeSS-re fókuszálni, amely az Intel nyílt forráskódú felskálázási technológiája lesz. Ennek alapja, hogy spatiális és temporális adatokkal van etetve az előre tréningelt neuronháló, amely magát a felskálázást biztosítja.
Az Intel az eljárását az Alchemist GPU XMX nevű, mátrixszorzásra kihegyezett feldolgozóihoz optimalizálja, de készítenek belőle egy olyan verziót is, amihez ez a hardverelem nem szükséges. Ez a kód minden olyan hardveren működőképes lehet, amely támogatja a DP4a utasításokat. Utóbbi nagyon jó hírnek tűnik, de a valóság az, hogy az Intelen kívül egyetlen gyártónak sincs olyan szabványos API-ra írt implementációja, amely kihasználhatóvá teszi a DP4a utasítások, akkor sem, ha az adott hardver amúgy ezt tudja. A jelenlegi adatok alapját tehát az új felskálázási eljárás XMX módja az érkező Xe-HPG dizájnon, míg a DP4a módja az Xe-LP architektúrákon képes futni.
[+]
A szélesebb körű támogatás tekintetében a fő kérdés az, hogy érdekli-e az XeSS annyira a konkurenseket, hogy a megfelelő hardvereken legalább a DP4a kihasználhatóságára adjanak egy szabványos API implementációt, esetleg a nyílt forráskódot kihasználva módosítsák az eredeti kódot, hiszen szabadon rászabhatják azt a meglévő hardvereikre. Elképzelhető azonban, hogy inkább mindenki a saját pecsenyéjét fogja sütögetni, nem törődve egymás felskálázó eljárásaival.
Az Intel az XeSS fejlesztőkörnyezetét még ebben a hónapban szeretné biztosítani a fejlesztőknek, amellyel XMX módot támogató kódot lehet írni. A DP4a verzió később érkezik, de még ebben az évben.
