Az AMD a Fusion Developer Summiton részletezte az új generációs grafikus architektúrájának működését. A vállalat az előadás kezdetén elmondta, hogy a projekten hozzávetőleg 5 éve dolgoznak, és kifejezetten a Fusion projekthez lett igazítva. Az új architektúra gyakorlatilag szakít a jelenlegi generáció összes hagyatékával, és teljesen új alapokra építkezik, ami eldobja a statikus vezérlést, valamint a VLIW jellemzőket, avagy többet nem lesz kritikus szempont a driver shader fordítójának folyamatos fejlesztése.
A rendszer alapvető motorja a CU, azaz a Compute Unit lesz. Lényegében ez váltja a jelenlegi shader tömböket. Mindegyik CU tartalmaz egy skalárfeldolgozót, és négy darab egymástól teljesen független 16 utas, azaz 512 bites SIMD motort. Ezzel a felépítéssel a jelenlegi rendszert sújtó függőség problémája teljesen kiküszöbölhető, mivel az adatok mostantól komponens folyamonként érkeznek. Egy CU órajelenként négy utasítást képes végrehajtani 16 elemen, melyek négy különböző munkafolyamatból kerülhetnek ki. A CU-n belül 64 kB-os (LDS) helyi adatmegosztás történik. Ez túlteljesíti a DirectCompute 32 kB-os követelményét, ami valószínűleg azért történt így, mert az architektúrát jelentősen kigyúrták az általános számításokra. Az LDS mellett egy 16 kB-os gyorsítótár is elérhető az adatok tárolására. A skalárfeldolgozó nemileg különc a CU-n belül, és kap egy 16 kB-os skalár és egy 32 kB-os utasítás gyorsítótárat, melyek négy CU között lesznek megosztva, továbbá az előbbi tár csak olvasható. Az AMD GPU-iban szintén újdonság az írható másodlagos gyorsítótár megjelenése, és az ECC memória támogatása.
A CU felépítése (forrás: PC Perspective) [+]
A GPU-architektúra teljes vezérlése is megváltozik. Alapvetően az Asynchronous Compute Engine (ACE) felel majd a CU-k etetésért, de ezt nem kötelező beépíteni. Mindenesetre ajánlott, mivel az ACE motor a rendszer optimális kihasználásához szükséges, ami annak köszönhető, hogy out of order logikát alkalmaz az erőforrások mielőbbi felszabadítása érdekében, és több konkurens folyamatot is képes kezelni. Ez a része az architektúrának teljesen konfigurálható, így az elhelyezett CU-k számától függetlenül lehet az ACE motorokat skálázni, attól függően, hogy az adott piaci szegmensnek mi a legmegfelelőbb. Az ACE motorokhoz egy-egy menedzsment egység is tartozik, mely a setup motort tartalmazza. Ez egy primitíveket feldolgozó futószalagból, és egy ehhez tartozó rasztermotorból áll. Maga a menedzsment egység itt is skálázható, így tetszőleges számú setup motor helyezhető bele, szintén a megcélzott piaci igényeket figyelembe véve. Az AMD emellett megpróbálja elfedni a tesszellálás legnagyobb problémáját, amiről a Cayman lapkákat elemző írásunkban számoltunk be. A mai rendszerek, és feltételezhetően az új architektúra is négyes pixelblokkokkal dolgozik a raszterizálás során, ám előfordulhat, hogy a tesszellált felületek esetében a keletkező háromszög kisebb lesz, mint 16 pixel, ami a hatékony raszterizáláshoz szükséges minimálisan elfogadott paraméter. Csupán nyolc pixelt lefedő háromszögeknél a rasztermotor hatékonysága kapásból a felére esik, azaz az elvégzett munka nagy része felesleges lesz. Az új architektúra ez ellen úgy védekezik, hogy minden tesszellátorhoz direkten rendel egy rasztermotort, amin ugyan a felesleges munkák elvégzése megtörténik, de sokkal több erőforrás áll rendelkezésre a setup oldalán, vagyis a rendszer egy nagyon gyors munkavégzés során vesztegeti el az idő egy részét a felesleges háromszögek ellenőrzésével.
A megújult vezérlés (forrás: PC Perspective) [+]
Ennél többet sajnos nem lehetett megtudni az architektúráról, és az AMD azt sem árulta el, hogy melyik VGA-ban található majd az új rendszer. Annyi biztos, hogy a Fusion Developer Summit lezárása után a kiválasztott fejlesztők megnézhetik a hardvert működés közben, de a titoktartási nyilatkozat miatt szivárgásra biztos nem lehet számítani.
(forrás: PC Perspective) [+]
Nagyon valószínű, hogy ha a HD 7000-es generációban bemutatkozik az új architektúra, akkor a Southern Island család legerősebb GPU-ja vagy esetleg GPU-i lesznek felszerelve az új felépítéssel, míg a kisebb chipek a Cayman GPU alapjaira építkezhetnek majd. Ez az elmélet azért is valószínű, mert az új felépítés biztosan nem bánik olyan kíméletesen a tranzisztorszámmal, mint az aktuális generáció, így a kisebb termékek mellett egyszerűen túl nagy lenne a lapkák mérete a rendkívül bonyolult vezérlés, és a sok extra képesség miatt, amelyek főleg az általános számítások mellett lesznek kamatoztathatók. A Cayman alapjaira épülő új generációs GPU-k bevetése már csak a Trinity APU szempontjából is megalapozott opció, mivel a Dual Graphics mód mellett két gyökeresen eltérő architektúra driveres vezérlése borzalmasan nehézkes, sőt kérdéses, hogy egyáltalán kivitelezhető-e.
